如何在vscode上配合modelsim写VHDL代码
前言
最近刚刚开始学习vhdl，外教使用的是modelsim和notepad++的组合，可惜博主用的是vscode，于是尝试探索如何在vscode上写vhdl文件。发现配置相关资料很少，尝试缝合了两篇文章才得以成功，希望其他人少走弯路
配置modelsim
目的是把modelsim的默认编辑器切换为vscode
在modelsim-transcript中输入
proc external_editor {filename linenumber} { exec "D:\vscode\Code.exe" -g $filename:$linenumber}
注意这里的路径要用\分割，而非win系统常用的
然后输入
set PrefSource(altEditor) external_editor
显示如上结果表示设置成功
配置成功后modelsim中的代码文件将会默认由第三方编辑器打开
设置编译器
需要把modelsim中的vlog文件夹加入系统的环境变量中以便编辑器随时调用
设置如图即可
扩展安装和配置
在商店中下载TerosHDL
官网
下载完成后在在设置中搜索linter
设置如图
注意modelsim path应该选择work库，也就是你创建的work库
设置完linter之后就大功告成了
teroshdl会给你提供自动缩进，补全，语法检查等等实用功能，还能像modelsim一样显示门级电路
如果要编译文件，在终端输入
vlog test.vhd
输入vlog加文件名即可
