MSP430系列教程（三） 时钟配置
以下内容基于MSP430F169，适用于MSP430x1xx Family
时钟模块架构说明
MSP430有三个时钟源：
-
LFXT1CLK：外部时钟源1，可接低频32.768kHz或高频450kHz~8MHz的晶振。通过BCSCTL1的XTS位控制：接低频晶振时，该位清零；接高频晶振时，该位置一。实测证明，接100kHz的晶振工作也正常，XTS = 0； XT2CLK：外部时钟源2，450kHz~8MHz。 DCOCLK：数控振荡器（Digitally-Controlled Oscillator）内部RC震荡时钟源。
内部时钟信号：
-
ACLK：辅助时钟。由LFXT1CLK分频（1，2，4，8）产生。该时钟可通过软件配置为某些独立模块（UART，TIMER等）的时钟。ACLK在低功耗LPM3模式下可用。 MCLK：CPU和系统主时钟。由LFXT1CLK，XT2CLK或者DCOCLK分频（1，2，4，8）而成。 SMCLK：副主时钟。由LFXT1CLK，XT2CLK或者DCOCLK分频（1，2，4，8）而成。该时钟可通过软件配置为某些独立模块（UART，TIMER等）的时钟。
时钟整体架构如下图所示 单片机上电以后，默认以DCOCLK（~800kHz，不同芯片可能有差异，具体见芯片数据手册）作为MCLK和SMCLK的时钟源，以LFXT1CLK（低频模式）作为ACLK的时钟源。在程序执行时，时钟配置可以随时修改。
