VHDL实验一：2选1数据选择器（绘制原理图）
一、实验要求
2选1数据选择器
输入信号:两个数据源a和b，选择端s。输出信号:选择输出端y。利用选择端s对输出端进行控制。达到2选1数据选择器的效果。
二、实验内容
1．二选一数据选择器的原理图：
2.波形仿真图如下：(真值表形式)
3.随机形式仿真：
首先对a、b进行设置，在这里使用的是随机信号Random Values。
同理设置s，在这里也可以选用时钟信号Overwrite Clock。
4.波形分析：
真值表：
由图中波形可以看出当s=0时，y=a，当s=1时，y=b。实验结果与真值表一致。
三、实验总结：
首次使用Quartus软件进行电路层次的设计，学习如何电路图设计和摆放、复制、删除元器件，还使用了波形仿真来分析实验结果。
错误整理（Quartus9.0版本，13.0版本仿真也有自带仿真器，也可以根据要求使用modelsim，）：①忘记点击Overwrite simulation input file with simulation results,还需要点击report才能出现输出波形。②未勾选Overwrite simulation input file with simulation results，点击后才出现波形。
